AiP封装天线工艺
摘要：把AiP封装天线工艺做稳，靠的是工艺窗口前置而非事后救火；本文列出必须盯死的过程参数。
关键词：AiP,扇出封装,硅通孔
AiP 的扇出布线密度为什么这么高？
烧结与回流温度曲线要兼顾板材与元件，升温速率过快会应力开裂，峰值温度超时会降解介质。表面处理选镀金可保可焊与抗氧化，但成本高；导电氧化便宜却要控厚，免得覆盖辐射缝。
烧结与回流温度曲线要兼顾板材与元件，升温速率过快会应力开裂，峰值温度超时会降解介质。
硅通孔对天线性能意味着什么？
过程控制点重点盯压合温度、层厚、线宽、孔壁质量和清洁度，这几个失控后面全站返工。良率瓶颈常卡在多层对准与微孔金属化，这两环做不稳，后端测试会成批出现幅相超差。
良率瓶颈常卡在多层对准与微孔金属化，这两环做不稳，后端测试会成批出现幅相超差。
下面这张表帮你按工况快速判断 AiP封装天线工艺 的关键取值：
| 参数 | 典型窗口 | 失控后果 |
|---|---|---|
| 压合温度 | 窄窗口 | 分层 |
| 线宽公差 | ≤±5μm | 阻抗偏 |
| 烘焙 | 强制 | 吸潮 |
取值一律写可验证区间；查不到就写需按实际送检/实测确认，不编数字。
贴片阵列的线宽公差靠什么保证？
工艺窗口要在试产阶段用 DOE 摸出，正式量产直接套用窗口，别等良率掉了再回头找参数。AiP封装天线工艺的低损耗板材如 LCP、PTFE 软化点低、流动性强，压合温度和压力窗口比 FR4 窄得多，参数写错就分层。
多层混压要把不同 CTE 的介质层叠在一起，厚度公差靠在线测厚和压机闭环控制，单层偏差会叠到相位上。
蚀刻侧蚀怎么影响 77GHz 走线？
多层混压要把不同 CTE 的介质层叠在一起，厚度公差靠在线测厚和压机闭环控制，单层偏差会叠到相位上。LCP 吸潮后介电常数漂移，压合前必须烘焙除湿，否则层间气泡和性能波动都很难在后端挽回。
硅通孔提供垂直互联，缩短射频路径、降低损耗，但通孔侧壁金属化和一致性直接关系通道幅相。
烧结与回流温度曲线怎么定？
AiP 把天线、芯片和再布线层封在一起，线宽线距进入微米级，对光刻对位和扇出塑封要求极高。硅通孔提供垂直互联，缩短射频路径、降低损耗，但通孔侧壁金属化和一致性直接关系通道幅相。
烧结与回流温度曲线要兼顾板材与元件，升温速率过快会应力开裂，峰值温度超时会降解介质。
下面这张表帮你按工况快速判断 AiP封装天线工艺 的关键取值：
| 方式 | 优点 | 注意 |
|---|---|---|
| 镀金 | 抗氧化 | 成本高 |
| 导电氧化 | 便宜 | 控厚 |
| ENIG | 平整 | 留意黑盘 |
取值一律写可验证区间；查不到就写需按实际送检/实测确认，不编数字。
表面处理选镀金还是导电氧化？
贴片阵列的辐射贴片靠光刻定义图形，77GHz 下线宽常小于 0.1mm，侧蚀控制决定回波与耦合。蚀刻侧蚀会让实际线宽小于设计值，毫米波下几微米偏差就改变特性阻抗，要用半加成工艺压制。
良率瓶颈常卡在多层对准与微孔金属化，这两环做不稳，后端测试会成批出现幅相超差。
过程控制点该盯哪几个参数？
烧结与回流温度曲线要兼顾板材与元件，升温速率过快会应力开裂，峰值温度超时会降解介质。表面处理选镀金可保可焊与抗氧化，但成本高；导电氧化便宜却要控厚，免得覆盖辐射缝。
多层混压要把不同 CTE 的介质层叠在一起，厚度公差靠在线测厚和压机闭环控制，单层偏差会叠到相位上。
良率瓶颈通常卡在哪一环？
过程控制点重点盯压合温度、层厚、线宽、孔壁质量和清洁度，这几个失控后面全站返工。良率瓶颈常卡在多层对准与微孔金属化，这两环做不稳，后端测试会成批出现幅相超差。
硅通孔提供垂直互联，缩短射频路径、降低损耗，但通孔侧壁金属化和一致性直接关系通道幅相。
下面这张表帮你按工况快速判断 AiP封装天线工艺 的关键取值：
| 参数 | 典型窗口 | 失控后果 |
|---|---|---|
| 压合温度 | 窄窗口 | 分层 |
| 线宽公差 | ≤±5μm | 阻抗偏 |
| 烘焙 | 强制 | 吸潮 |
取值一律写可验证区间；查不到就写需按实际送检/实测确认，不编数字。
低损耗板材为什么比普通 FR4 难压？
工艺窗口要在试产阶段用 DOE 摸出，正式量产直接套用窗口，别等良率掉了再回头找参数。AiP封装天线工艺的低损耗板材如 LCP、PTFE 软化点低、流动性强，压合温度和压力窗口比 FR4 窄得多，参数写错就分层。
烧结与回流温度曲线要兼顾板材与元件，升温速率过快会应力开裂，峰值温度超时会降解介质。
技术参数速查
下面这张表按 AiP封装天线工艺 的常用边界给出可比对区间，便于把正文结论落到规格：
| 参数 | 典型区间 | 说明 |
|---|---|---|
| 压合温度窗 | ±5℃ | LCP 窄窗，超窗分层 |
| 线宽公差 | ±10μm | 77GHz 走线阻抗敏感 |
| 侧蚀控制 | ≤15% | 半加成工艺关键 |
| 烘焙除湿 | 105℃/2h | LCP 吸潮后介电变化 |
| 孔壁粗糙度 | Ra≤0.8μm | 影响高频损耗 |
| 对准精度 | ≤15μm | 多层微孔金属化良率 |
取值写可验证区间；查不到写需按实际送检/实测确认，不编数字。
结论：（每条 = 条件 + 量 + 边界）
- 蚀刻侧蚀会让实际线宽小于设计值，毫米波下几微米偏差就改变特性阻抗，要用半加成工艺压制。
- 良率瓶颈常卡在多层对准与微孔金属化，这两环做不稳，后端测试会成批出现幅相超差。
- LCP 吸潮后介电常数漂移，压合前必须烘焙除湿，否则层间气泡和性能波动都很难在后端挽回。
实践经验：贴片阵列侧蚀超差，77GHz 线宽偏；改半加成工艺控侧蚀后阻抗回标。
相关阅读
- 4D成像大规模阵列拐点 — 同一 AiP封装天线工艺 方向的不同切入视角，互补阅读。
- 板材与良率对成本影响 — 同一 AiP封装天线工艺 方向的不同切入视角，互补阅读。
